Perisian Design Quartus® Perdana v18.0

Image of Intel logo

Perisian Design Quartus® Perdana v18.0

Perisian reka bentuk Intel® Quartus Prime v18.0 mempunyai pengurangan masa pengurangan dan pengurangan yang lebih besar dalam keperluan memori maya

Perisian Intel Quartus Prime v18.0 mempunyai peningkatan yang dibuat di seluruh tiga bidang utama yang pereka merawat prestasi, produktiviti, dan kebolehgunaan yang paling. Perisian Intel Quartus Prime Pro Edition v18.0 menyokong Intel Stratix & reg; 10 TX, MX, SX, dan peranti GX. Mempercepat pembangunan FPGA dengan masa kompilasi Intel Stratix 10 yang lebih cepat dalam v18.0 berbanding dengan siaran terdahulu. Reka bentuk Intel Stratix 10 yang lebih besar menunjukkan pengurangan masa penyusunan yang lebih besar. Terdapat tetapan tambahan mengenai cara mengurangkan masa penyusunan yang boleh diakses dalam panduan pengguna pengkompil. Dengan perisian edisi Intel Quartus perdana v18.0, reka bentuk kini akan mengalami pengurangan yang signifikan dalam keperluan memori maya puncak berbanding dengan pembebasan 17.1.1. Reka bentuk Intel Stratix 10 menyusun dalam ruang memori kurang daripada 64 GB.

Sokongan analisis serentak menyediakan keupayaan untuk menganalisis hasil reka bentuk sementara penyusunan sedang dijalankan. Ciri ini disokong dengan penganalisis masa, penonton netlist, dan laporan kompilasi, membolehkan reka bentuk selesai dengan lebih cepat. Konfigurasi semula separa (PR) membolehkan pengguna untuk menyusun semula sebahagian daripada FPGA secara dinamik sementara reka bentuk FPGA yang lain terus berfungsi. Dengan perisian Intel Quartus Prime Pro Edition v18.0, pengguna boleh mempercepatkan aplikasi mereka menggunakan alat pengaturcaraan Intel FPGA di Awan ke FPGA program dalam persekitaran pengkomputeran berprestasi tinggi yang disediakan oleh Nimbix. Ketahui lebih lanjut pada halaman web Perkhidmatan awan.

Ketahui dan fahami lebih banyak dengan pautan yang disediakan di bahagian sumber di bawah.

ciri-ciri
  • Masa penyusunan yang lebih cepat
  • Pengurangan memori maya puncak
  • Analisis serentak
  • PR membolehkan pengguna mengkonfigurasikan sebahagian daripada FPGA secara dinamik
  • Alat perisian di Awan
  • Benarkan isyarat perhubungan dari antara muka sistem pemproses keras Intel Stratix 10 (HPS) yang akan diangkut ke harta intelek (IP) melalui sokongan ACE-lite
  • Memasukkan komponen IOP yang menggunakan antara muka SystemVerilog ke dalam sistem pereka platform
  • Mengalami pengurangan yang signifikan dalam masa penstabilan peningkatan IP
Permohonan
  • Pereka platform boleh menghasilkan skrip simulasi hierarki dengan merujuk maklumat simulasi subsistemnya dan komponen IP tanpa menyeberangi hierarki sistem
  • Sokongan paparan resolusi tinggi menyediakan GUI yang dikemas kini untuk menyokong platform baru dan ikon berskala untuk memaparkan resolusi tinggi
  • Perancang antaramuka boleh dilancarkan tanpa perlu menutup GUI perisian Intel Quartus dalam integrasi alat yang lebih baik
  • Lihat halaman sokongan perisian Intel Quartus utama untuk aplikasi tambahan
  • Gunakan sintaks Verilog untuk menyambungkan pelabuhan dalam pereka platform dengan sambungan kabel peringkat
Sumber
  • Panduan pengguna kompilator
  • Analisis serentak
  • Halaman web perkhidmatan awan
  • Skrip simulasi hierarki
  • Sambungan peringkat wayar
  • Integrasi alat yang lebih baik
  • Sokongan perisian perdana Intel Quartus
  • Apa yang baru dalam latihan perisian Q18 Intel Primer v18.0
  • AN 307: Aliran reka bentuk Intel FPGA untuk pengguna Xilinx

E-mel: Info@ariat-tech.comHK TEL: +00 852-30501966TAMBAH: Rm 2703 27F Ho King Comm Centre 2-16,
Fa Yuen St MongKok Kowloon, Hong Kong.